自動テストパターン生成の転職・求人検索結果

東京都

DFTツール　シニアアプリケーション　エンジニア 【仕事内容】 ・ DFTツールの販売サポート及び技術サポート ・ 顧客に対するテストソリューション提案・実施 ・ 米国本社開発チームへの顧客ニーズのフィードバック等

・高専、大卒以上 ・ 英文の技術文書の読み書き、理解が可能 ・ 日常の基本的な英会話が可能 経験・スキル要件 ・ DFT(Design-For-Test) 基礎知識を有すること。特にMemoryBIST, LogicBIST, JTAG, SCAN, ATPGの経験があること ・ Analog/Mixed Signal の設計／検証の経験があること ・ SoC(Syestem-on-Chip)のテスト技術に関する知識があること ・ SPICE設計の経験があれば尚可 ・ CMOS 論理回路の全般（設計～DFT～レイアウト・タイミング検証）に関する幅広い知識・経験があれば尚可 ・ 英文の技術文書の読み書き、理解が可能 ・ ソフトウエアの知識、開発経験あれば尚可 ・ 日常の基本的な英会話が可能 ・ EDAベンダ、代理店等で技術セールス、サポートの経験があれば尚可

株式会社A・ヒューマン

東京都

DFTツール　シニアアプリケーション　エンジニア 【仕事内容】 ・ DFTツールの販売サポート及び技術サポート ・ 顧客に対するテストソリューション提案・実施 ・ 米国本社開発チームへの顧客ニーズのフィードバック等

・高専、大卒以上 ・ 英文の技術文書の読み書き、理解が可能 ・ 日常の基本的な英会話が可能 経験・スキル要件 ・ DFT(Design-For-Test) 基礎知識を有すること。特にMemoryBIST, LogicBIST, JTAG, SCAN, ATPGの経験があること ・ Analog/Mixed Signal の設計／検証の経験があること ・ SoC(Syestem-on-Chip)のテスト技術に関する知識があること ・ SPICE設計の経験があれば尚可 ・ CMOS 論理回路の全般（設計～DFT～レイアウト・タイミング検証）に関する幅広い知識・経験があれば尚可 ・ 英文の技術文書の読み書き、理解が可能 ・ ソフトウエアの知識、開発経験あれば尚可 ・ 日常の基本的な英会話が可能 ・ EDAベンダ、代理店等で技術セールス、サポートの経験があれば尚可

株式会社A・ヒューマン

東京都

DFTツール　シニアアプリケーション　エンジニア 【仕事内容】 ・ DFTツールの販売サポート及び技術サポート ・ 顧客に対するテストソリューション提案・実施 ・ 米国本社開発チームへの顧客ニーズのフィードバック等

・高専、大卒以上 ・ 英文の技術文書の読み書き、理解が可能 ・ 日常の基本的な英会話が可能 経験・スキル要件 ・ DFT(Design-For-Test) 基礎知識を有すること。特にMemoryBIST, LogicBIST, JTAG, SCAN, ATPGの経験があること ・ Analog/Mixed Signal の設計／検証の経験があること ・ SoC(Syestem-on-Chip)のテスト技術に関する知識があること ・ SPICE設計の経験があれば尚可 ・ CMOS 論理回路の全般（設計～DFT～レイアウト・タイミング検証）に関する幅広い知識・経験があれば尚可 ・ 英文の技術文書の読み書き、理解が可能 ・ ソフトウエアの知識、開発経験あれば尚可 ・ 日常の基本的な英会話が可能 ・ EDAベンダ、代理店等で技術セールス、サポートの経験があれば尚可

株式会社A・ヒューマン

東京都

We are seeking a talented and enthusiastic Engineer II or Senior Engineer to work on digital ASIC design for industry leading timing products. The Digital Design Engineer （Engineer II or Senior） will lead and contribute to circuit design for next generation products. These products have applications ranging from high performance Networking and Communications Infrastructure to ultra low power Mobile platforms including wearable devices. 【Responsibilities】 ・ Development and verification of digital block architectures and RTL design for various functions including control state machine IO controllers digital signal processing （DSP） and multiple clock domain interface management ・ Work with other digital or mixed signal designers to define specifications for digital blocks and interfaces ・ Analyze architecture RTL design for optimal performance area and power constraints trade offs ・ Document detailed block and top level specifications ・ Perform block level RTL design and verification using industry leading EDA tools ・ Lead comprehensive design reviews ・ Support backend design flow including RTL synthesis clock tree synthesis scan and DFT insertion place and route and netlist verification ・ Collaborate with analog design engineers CAD systems engineering test engineering and applications teams to ensure define optimal DFT DFM features and achieve rapid silicon bring up and time to production release ・ Participate in the bring up of silicon prototypes ・ Analyze circuit for failure root cause analysis investigate anomalous observations in silicon across various conditions including PVT variations and propose solutions

【Requirements】 ・ B.Sc. with 8 years of experience or M.Sc. or Ph.D with 5 years of experience in Electrical Engineering ・ Proven track record at each stage of the following: o Digital architecture development and technical feasibility studies o Writing detailed block level specifications and review documents o Detailed design and simulation of one or more of the following: digital state machines DSP functions IO controllers multiple block interface management including multi clock domain designs microcontroller design and implementation memory and register file controllers ・ Proficiency with EDA tools and design languages including Verilog VHDL SystemVerilog ・ Extensive experience in digital block verification strategies ・ Understanding of digital design flow from architecture design to sign off ・ Experience with DSP concepts circuits architectures and implementation ・ Ability to communicate and work effectively with geographically dispersed teams of mixed signal digital layout and verifications engineers ・ Ability to work independently and drive solutions to challenging problems ・ Good understanding of modeling signal processing algorithm using Matlab or Simulink ・ Experience in performing synthesis static timing analysis and netlist verifications ・ Understanding of digital backend flow for Place Route （PNR） ・ Experience in digital DFT flow （stuck at / TDF scan insertion and ATPG） ・ Experience in complex finite state machine design

株式会社 ジェイエイシーリクルートメント

東京都

DFTツール　シニアアプリケーション　エンジニア 【仕事内容】 ・ DFTツールの販売サポート及び技術サポート ・ 顧客に対するテストソリューション提案・実施 ・ 米国本社開発チームへの顧客ニーズのフィードバック等

・高専、大卒以上 ・ 英文の技術文書の読み書き、理解が可能 ・ 日常の基本的な英会話が可能 経験・スキル要件 ・ DFT(Design-For-Test) 基礎知識を有すること。特にMemoryBIST, LogicBIST, JTAG, SCAN, ATPGの経験があること ・ Analog/Mixed Signal の設計／検証の経験があること ・ SoC(Syestem-on-Chip)のテスト技術に関する知識があること ・ SPICE設計の経験があれば尚可 ・ CMOS 論理回路の全般（設計～DFT～レイアウト・タイミング検証）に関する幅広い知識・経験があれば尚可 ・ 英文の技術文書の読み書き、理解が可能 ・ ソフトウエアの知識、開発経験あれば尚可 ・ 日常の基本的な英会話が可能 ・ EDAベンダ、代理店等で技術セールス、サポートの経験があれば尚可

株式会社A・ヒューマン

神奈川県

【職務概要】 フラッシュメモリ機能検証（UVMやSVA、Cモデルを活用したランダム検証）をお任せします。 【職務詳細】 ・フラッシュメモリ機能検証シナリオ作成 ・検証環境実装および実行・デバッグ 【採用背景】 複雑化するメモリデバイスの制御アーキテクチャ作成、設計、評価における開発力強化のため。 フラッシュメモリのコントローラをはじめとするメモリシステムとの協調、連携の重要度が高まっています。 システムLSI設計技術・ノウハウとメモリ特有技術の融合によりさらなる価値創造を目指しています。 【支援体制・教育】 ・社内での半導体に関する基礎教育 ・メモリ開発関連技術の基礎講座（e-Learning含む） ・OJT形式での個別教育

【必須】 ・UVM、SVA使用・デバッグ経験、スキャンテスト実装・ATPGツール使用経験 【尚可】 ・英語力や海外勤務経験

株式会社ワークポート

神奈川県

【職務概要】 メモリ単体検証のためのデバイス・ビヘイビアモデル（Device・Behavior Model）作成、およびコントローラ検証のための機能モデル、IBISなどインターフェースモデル作成をお任せします。 【職務詳細】 ・メモリセル・デコーダ回路モデリング（機能検証用・SystemC） ・システム協調機能検証用フラッシュメモリチップビヘイビアモデル（Verilog、SystemC）作成 ・高速インターフェース協調検証のためのモデル（IBIS）作成 【採用背景】 複雑化するメモリデバイスの制御アーキテクチャ作成、設計、評価における開発力強化のためです。 フラッシュメモリのコントローラをはじめとするメモリシステムとの協調、連携の重要度が高まっています。 システムLSI設計技術・ノウハウとメモリ特有技術の融合によりさらなる価値創造を目指しています。

【必須】 ・System Cを用いた設計経験 【尚可】 ・UVM、SVA使用・デバッグ経験、スキャンテスト実装・ATPGツール使用経験 ・英語力や海外勤務経験 ・メモリの設計経験

株式会社ワークポート

神奈川県

【職務概要】 フラッシュメモリの回路設計をお任せします。 【職務詳細】 ・メモリデバイス仕様・アーキテクチャ設計。 ・センスアンプ／デコーダコア回路／アナログ・デジタル回路の設計、検証およびサンプルチップのプロービング評価 ・スキャンチェーンテストパターン評価解析 ・制御電圧（昇圧・降圧）アナログ回路 ・DDR高速インターフェース回路 ・レイアウト設計 【魅力】 ・世界で戦う製品設計を通じ、世界レベルの技術開発に携わることが可能です。 ・Western Digital社との共同開発の中で、海外のエンジニアとの議論の機会がございます。 ・開発するWestern Digital社と共同でISSCC（国際固体素子回路会議）に毎年投稿、採択されています。

【必須】 ・回路設計の経験 ・メモリへの興味 【尚可】 ・半導体LSI設計 ・UVM、SVA使用・デバッグ経験、スキャンテスト実装・ATPGツール使用経験 ・英語力や海外勤務経験 ・メモリの設計経験

株式会社ワークポート