[スキル]ASIC検索結果

神奈川県

■イメージセンサー向けアナログ設計エンジニア・ プロジェクトリーダー業務 以下いずれかの仕事をお任せします！ a) 高速インターフェースのアナログ回路設計及び設計プロジェクトリーダー業務 ・高速Mixed Signal回路(SerDes)設計・検証 ・PHY仕様検討、SerDesの回路設計、レイアウト設計、検証・評価フィードバック ・PHYの設計プロジェクトリーダー b) イメージセンサーのアナログ回路設計 ・イメージセンサー画素設計・周辺のアナログ回路設計 c) スタンダードセル、I/O、メモリ設計およびアナログ設計環境構築 ＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝ 【会社の魅力】 ●世界クラスの安定基盤があります● 1997年アメリカNYで設立し、現在はシンガポールに本社をおく当社。世界に16カ国、69カ所の拠点を設け、12,500名以上の技術者を抱える技術者集団として数多くの企業を支えています ●日本オフィスで1,000名へ増員予定● 日本オフィスでは、450名以上のエンジニアが活躍中。高い技術力と『オフショア活用モデル』を日本でも拡大させ、ビジネスを成功に導くため、エンジニアを1,000名まで拡大予定 ●グローバルな経験を得られます● 日本オフィスで働くエンジニアの約８割が外国籍。上下関係の概念がないフラットな関係性の環境で、外国人エンジニアと働く経験は、今後のグローバル社会でのプラスとなります

以下いずれかの経験をお持ちで、積極的にコミュニケーションを取りチームワークを大切にできる方・提案型で業務ができる方 ■アナログ回路 ・トランジスタレベルの回路設計、レイアウト設計 ・Gbps超の高速インターフェイスPHY設計 ・SoC/ASICアナログ回路設計（90nm世代以降の半導体プロセス） ・アナログ回路の設計・検証実績（CIS、ADC、DAC、COMP、BGR、PHY-IF、LDOなど） ・下記ツールの使用経験、もしくは簡単な教育にて使用可能なこと 回路設計：Composer/Spectre/HSIM/ AFS/Hspice レイアウト/検証：Virtuoso、Caribre ・Cadence社設計環境(Sch、ADE-L/XL)での実績

東京都

■仕事内容： 高速データ伝送インターフェースの設計開発をご担当頂きます。具体的には以下のような業務になります。 ・ASICやASSPなどのLSI開発・LSIの上流設計 （仕様設計、アーキテクチャ設計）・RTL設計、IP設計 ※製品企画から設計、試作、評価まで「ものづくり」の上流～下流まで実践することができます。ご入社後はスキルにマッチしたポジションにアサインされますが、将来的にはチップひとつをまるごと創り、造れるエンジニアとしての成長が望まれます。 ■仕事の面白み： 製品の企画立案から設計・開発・量産・サポートまですべてに関わり、開発の成果がエンジニアの評価につながる、とてもやりがいのある仕事です。広くビジネスの視点を持って働く方が多く、大手企業の優秀なエンジニアが転職するケースも多くございます。年功序列の風土もなく実力主義の環境であるためキャリアアップも図りやすい環境です。 ※職務内容の詳細につきましてはご面談時にお伝え致します。

■高速データ伝送インターフェースのデジタルLSI設計経験 【歓迎要件】 ■プロジェクトをリードした経験 ■以下のいずれかのご経験 ASICやASSPなどのLSI開発 LSIの上流設計（仕様設計、アーキテクチャ設計） RTL設計、IP設計

株式会社パソナ

東京都

車載向けIC（R-CAR、ASIC）のテスト開発から量産現場でのテスト工程の立上、量産移行後のコスト低減を行います。 テスト開発では製品仕様からテストプランの作成、テスト仕様書の作成、また社内での品質活動としてのテストプラットフォームの推進を行うためのプロジェクト活動への参画、推進も業務範囲となります。 【背景】 車載用情報システム向けのシステム・オン・チップ（SoC）は当社の中核製品であり、自律走行時代の次世代カー・コンピューティングのために必要な部品となります。トップシェア製品キープし収益力を高めるためテストエンジニアの強化を図りたい。 ※職務内容の詳細につきましてはご面談時にお伝え致します。

・プログラミングC言語知識 ・半導体製品のテスト開発経験 5年以上 ・顧客、社内外ステークホルダとのコミュニケーションスキル ・英語：日常会話ができる（TOEIC 600点程度） 【歓迎要件】 ・半導体製品の回路設計経験 ・信頼性試験経験 ・日常会話ができるレベルの中国語

株式会社パソナ

千葉県

主にASICのDFT設計（テスト設計から設計環境整備、プロジェクト管理まで）を担当いただきます。 【具体的には】 ■テスト設計（DFT）およびデバグ - SCAN - Memory BIST - IPマクロテスト - テストデバグ ■プロジェクト管理 - 設計スケジュール作成／管理（リカバリー含む） - 外注先コントロール（国内／海外） ■設計環境開発／整備 - ツール評価／導入 - 設計フロー開発（仕様作成、プログラミング、テスト） - ドキュメント作成（仕様書類、マニュアル等） 【配属先組織】23名（東京、幕張、大阪に在籍） ★メガチップス社の社風★ 東証1部上場企業でありながら、ベンチャー気質を持っている同社では、大手のメーカーとは異なり、スピード感があり、一人一人に与えられる裁量が非常に大きいです。 「良く考えて、とにかくやってみろ」という風土であり、建設的に取り組んだ失敗に対しては責められることはありません。熱い社員が多くベテランも若手も関係なく会議で議論し物事を決定する風土があります。 また、若い方でも責任のある仕事を任されます。プロジェクト単位で職務を進めるため、年齢は関係ありません。また若くして昇格の可能性が高い事も同社の特徴です。 ※職務内容の詳細につきましてはご面談時にお伝え致します。

■DFT設計（テスト容易化設計）のご経験 ■英語での業務に抵抗がない方（仕様書・マニュアルの読解、英文メールのやりとりが発生します） ※業務使用経験不問

株式会社パソナ

東京都

主にASICのDFT設計（テスト設計から設計環境整備、プロジェクト管理まで）を担当いただきます。 【具体的には】 ■テスト設計（DFT）およびデバグ - SCAN - Memory BIST - IPマクロテスト - テストデバグ ■プロジェクト管理 - 設計スケジュール作成／管理（リカバリー含む） - 外注先コントロール（国内／海外） ■設計環境開発／整備 - ツール評価／導入 - 設計フロー開発（仕様作成、プログラミング、テスト） - ドキュメント作成（仕様書類、マニュアル等） 【配属先組織】23名（東京、幕張、大阪に在籍） ★メガチップス社の社風★ 東証1部上場企業でありながら、ベンチャー気質を持っている同社では、大手のメーカーとは異なり、スピード感があり、一人一人に与えられる裁量が非常に大きいです。 「良く考えて、とにかくやってみろ」という風土であり、建設的に取り組んだ失敗に対しては責められることはありません。熱い社員が多くベテランも若手も関係なく会議で議論し物事を決定する風土があります。 また、若い方でも責任のある仕事を任されます。プロジェクト単位で職務を進めるため、年齢は関係ありません。また若くして昇格の可能性が高い事も同社の特徴です。 ※職務内容の詳細につきましてはご面談時にお伝え致します。

■DFT設計（テスト容易化設計）のご経験 ■英語での業務に抵抗がない方（仕様書・マニュアルの読解、英文メールのやりとりが発生します） ※業務使用経験不問

株式会社パソナ

東京都

グローバルな事業拡大が急務につき、LSIのインプリ設計担当者及びプレイングマネージャーを募集します。ファウンドリ各社のレガシープロセスから最先端プロセスを使用した、小規模品から大規模SoC/ASICのデジタルLSI設計を担当します。 【配属環境】設計部　 【募集背景】業務拡大の為の積極増員 【全社残業時間目安】平均20時間/月程度 ●〇働く環境●〇 ■2021年から選択定年制（60～65歳で自由に定年を選択可能）を導入予定 ■若手は27歳から、最高齢は62歳まで、様々な年齢層の方が勤務 →これまでの経験を生かしてキャリアアップしたい方や、長期就労を叶えたいという 方にピッタリの環境です!!! ■半期に一度社員が一同に会し、経営や会社の方向性を話し合うなど、社員の意見を掬い上げる、風通しの良い社風です。これまでの知見を活かし社内に新しい風を吹かせることができます。 ■2019年4月より、副業・在宅勤務が可能となり働き方改革を推進しております。 ※職務内容の詳細につきましてはご面談時にお伝え致します。

■デジタルLSIインプリ設計経験 ※デジタルLSIのバックエンド開発業務にて、論理合成・レイアウト（APR）・タイミング収束の設計経験 【歓迎要件】 ■チームリーダーやプロジェクトリーダー等のご経験 ★勤務地について★ 埼玉県ふじみ野市に本社がございますが、弊社の五反田オフィスまたは東京都内・神奈川県内の各メーカー様構内となります。

株式会社パソナ

神奈川県

LSIやASIC/FPGAの仕様設計～RTL設計～検証まで、幅広く担当いただきます 対象物は、車載ECU・産業機器・家電等のパワーエレクトロニクス製品 ■プロジェクト例：（自動車関連プロジェクト） ・制御製品の仕様検討（部品メーカーへの指示出し） ・エンジンECUのハード設計　・安全制御系システム制御設計 ・スマートキー制御ハード設計　・ボディー系ECUのハード設計 ・ハイブリッド用インバーター、コンバーターの開発 ・コンバーターの評価業務 【配属先】（１）神奈川県（横浜市、厚木市） ※選考時に希望を確認させていただきます。 ※職務内容の詳細につきましてはご面談時にお伝え致します。

※下記のいずれかのご経験※目安4年 ・RTL設計経験 ・論理合成ツール・シミュレーションツール（Quartus Prime、Vivado、ModelSim）の使用経験 ・VelilogHDL、VHDLの使用した開発経験 ・電気回路または電子回路設計の経験 ・C言語の開発経験（実装レベル可） 【歓迎要件】 プロジェクトマネジメント経験 ASIC/FPGAの開発業務 モデルベース開発経験

株式会社パソナ

東京都

LSIやASIC/FPGAの仕様設計～RTL設計～検証まで、幅広く担当いただきます 対象物は、車載ECU・産業機器・家電等のパワーエレクトロニクス製品 ■プロジェクト例：（自動車関連プロジェクト） ・制御製品の仕様検討（部品メーカーへの指示出し） ・エンジンECUのハード設計　・安全制御系システム制御設計 ・スマートキー制御ハード設計　・ボディー系ECUのハード設計 ・ハイブリッド用インバーター、コンバーターの開発 ・コンバーターの評価業務 ※職務内容の詳細につきましてはご面談時にお伝え致します。

※下記のいずれかのご経験※目安4年 ・RTL設計経験 ・論理合成ツール・シミュレーションツール（Quartus Prime、Vivado、ModelSim）の使用経験 ・VelilogHDL、VHDLの使用した開発経験 ・電気回路または電子回路設計の経験 ・C言語の開発経験（実装レベル可） 【歓迎要件】 プロジェクトマネジメント経験 ASIC/FPGAの開発業務 モデルベース開発経験

株式会社パソナ

神奈川県

クライアントに常駐いただき、プロジェクトに参画していただきます。 それぞれ２～３品種のプロジェクトを担当していただき、各設計工程を担っていただきます。先端系ですので技術スキル・知見が必要となります。 【配属先】 現在同社からは十数名単位で常駐しております。 【入社後について】 社内ルールやその他研修を実施後、現場配属となります。 ※ご経験を考慮し、技術的な詳細教育は実施せずに直ぐにプロジェクトに参入いただく場合もございます。 ※職務内容の詳細につきましてはご面談時にお伝え致します。

■ASIC開発において2-3プロジェクトを担当した経験のある方 ■DFT工程を一通りのご経験 ■タイミングの観点で実装、SDCへフィードバックできる方 ■ SDCの妥当性確認でSTA実行・検証・デバッグが可能な方 【歓迎要件】 ■リーダー及び顧客窓口経験のある方 ■大規模ASIC（100M以上） 階層 DFT設計―TOP DFT設計の経験 ■DFT仕様から実装、検証項目抽出、仕様へフィードバックできる方 ■テスト端子の削減、故障検出率の向上（≒99％）、TATの改善を提案できる方 ■LowPower UPF/CPFの知見をお持ちの方

株式会社パソナ

東京都

シニア　バックエンドアプリケーション　エンジニア【仕事内容】 ・ 物理検証ツールの販売サポート及び技術サポート ・ 顧客に対するソリューション提案・実施 ・ 米国本社開発チームへの顧客ニーズのフィードバック等 ・ 勤務地：東京本社

◆求める学歴 ・大卒または高専卒以上50歳位（40歳まで尚可） ◆求める経験 【経験・スキル】 ●必須 ・ アナログレイアウト設計の経験 ・ 物理検証ツールの使用経験（競合ツールの使用経験者歓迎） ・ 英文の技術文書を理解し、作成する能力 ・ Tclの使用経験 ●あれば望ましいスキル・経験 ・ 技術的なプレゼンテーションスキル ・ 国内の出張 ・ 配置配線ツールの使用経験 ◆英語スキル ・ビジネスレベル

株式会社A・ヒューマン

東京都

ビジネスデベロプメント　シニアマネジャー/マネジャー１．ターゲットマーケットの顧客開拓、リードの追及、ビジネス構築 ２．ターゲットマーケットの理解、 インダストリ、企業、プロジェクト、企業のコンタクト先、クライアントにアタックする戦略　等 ３．顧客要求を満足する為の設計及びセールスチームとの協業 ４．既存クライアントとのリレーションの保持、アサインされた分野の新しい顧客開拓 ５．自社プロダクト、競合に関する強い理解・知識 ６．最新のインダストリ動向のフォロー、最新の競合情報の獲得

1．5年以上のASIC/ASSP　ビジネスの経験、実績 　マネジャーレベルの知識・経験（ 5G/4G、IOT、AI　等） 2．優先順位、目標設定を的確に把握した構成力 3．日本語、及び英語（TOEIC　800点以上、もしくは同等レベル）による優れたプレゼンテーション、及びコミュニケーションスキ 4. 技術的、又は技術的でないかに関わらずスタッフメンバー及び顧客と明確に且つ簡潔に情報交換の出来る能力 5. マネージメント経験 ・英語スキル：ビジネスレベル ・大卒以上

株式会社A・ヒューマン

神奈川県 ／ 東京都

多機能且つ大規模化する半導体デバイス開発に対し、自社独自のハードウエア記述言語 NSL（Next Synthesis Language）とその合成エンジンを核とした新たな手法UML to RTL を提案している半導体設計ツールメーカーで、自社製品を広く認知していただける方法 として自社ツールでのFPGAの受託開発ビジネス展開しており、FPGA/ASICの設計を担当 していただけるエンジニアをお探ししています。 開発は、自社のオフィッスの他、客先でのツールの導入を目指した開発も担当していただく 場合もあります。 ビジネス戦略としてLSI設計ツールの拡販とサポートと自社ツールを用いたLSI設計開発を 柱としていく考えで、ASIC/FPGAの多岐にわたる深堀開発を全て自社での開発で進めます。 ＜担当いただく業務＞ ・IP、LSI（FPGA、ASIC、ASSP）の受託開発（ソフトウエアも含む） ・自社製品向けリファレンスデザイン開発 ・営業支援、顧客へのツールトレーニング、技術サポート また、ツールのバージョンアップも含むかいはつも行っており、組み込みソフトウエア開発 のエンジニアも募集しています。

必要経験 ・RTL（Verilog、VHDL）設計経験 歓迎する経験 ・ASIC、FPGA設計経験 求める人物像 ・最後まであきらめずにやり遂げようとする意識と姿勢 ・目標に向かって積極的に挑戦できる方 ・新たな知識への意欲、徹底指向 学歴・年齢不問

ブレイン・インターナショナル株式会社

東京都

DFTツール　シニアアプリケーション　エンジニア 【仕事内容】 ・ DFTツールの販売サポート及び技術サポート ・ 顧客に対するテストソリューション提案・実施 ・ 米国本社開発チームへの顧客ニーズのフィードバック等

・高専、大卒以上 ・ 英文の技術文書の読み書き、理解が可能 ・ 日常の基本的な英会話が可能 経験・スキル要件 ・ DFT(Design-For-Test) 基礎知識を有すること。特にMemoryBIST, LogicBIST, JTAG, SCAN, ATPGの経験があること ・ Analog/Mixed Signal の設計／検証の経験があること ・ SoC(Syestem-on-Chip)のテスト技術に関する知識があること ・ SPICE設計の経験があれば尚可 ・ CMOS 論理回路の全般（設計～DFT～レイアウト・タイミング検証）に関する幅広い知識・経験があれば尚可 ・ 英文の技術文書の読み書き、理解が可能 ・ ソフトウエアの知識、開発経験あれば尚可 ・ 日常の基本的な英会話が可能 ・ EDAベンダ、代理店等で技術セールス、サポートの経験があれば尚可

株式会社A・ヒューマン

東京都

ビジネスデベロプメント　ディレクター１．ターゲットマーケットの顧客開拓、リードの追及、ビジネス構築 ２．ターゲットマーケットの理解、インダストリ、企業、プロジェクト、企業のコンタクト先、クライアントにアタックする戦略　等 ３．顧客要求を満足する為の設計及びセールスチームとの協業 ４．既存クライアントとのリレーションの保持、アサインされた分野の新しい顧客開拓 ５．自社プロダクト、競合に関する強い理解・知識 ６．最新のインダストリ動向のフォロー、最新の競合情報の獲得

1．10年以上のASIC/ASSP　ビジネスの経験、実績 　　ディレクターレベルの幅広い知識・経験（ AI, IOT,5G　等） 2．優先順位、目標設定を的確に把握した構成力 3．日本語、及び英語（TOEIC　900点以上、もしくは同等レベル）による優れたプレゼンテーション、及びコミュニケーションスキ 4. 技術的、又は技術的でないかに関わらずスタッフメンバー及び顧客と明確に且つ簡潔に情報交換の出来る能力 5. ハイレベルのマネージメント経験 6. 修士、MBAもしくは同等レベルが望ましい

株式会社A・ヒューマン

東京都

DFTツール　シニアアプリケーション　エンジニア 【仕事内容】 ・ DFTツールの販売サポート及び技術サポート ・ 顧客に対するテストソリューション提案・実施 ・ 米国本社開発チームへの顧客ニーズのフィードバック等

・高専、大卒以上 ・ 英文の技術文書の読み書き、理解が可能 ・ 日常の基本的な英会話が可能 経験・スキル要件 ・ DFT(Design-For-Test) 基礎知識を有すること。特にMemoryBIST, LogicBIST, JTAG, SCAN, ATPGの経験があること ・ Analog/Mixed Signal の設計／検証の経験があること ・ SoC(Syestem-on-Chip)のテスト技術に関する知識があること ・ SPICE設計の経験があれば尚可 ・ CMOS 論理回路の全般（設計～DFT～レイアウト・タイミング検証）に関する幅広い知識・経験があれば尚可 ・ 英文の技術文書の読み書き、理解が可能 ・ ソフトウエアの知識、開発経験あれば尚可 ・ 日常の基本的な英会話が可能 ・ EDAベンダ、代理店等で技術セールス、サポートの経験があれば尚可

株式会社A・ヒューマン

神奈川県

最大手ファンダリーのPhysical Design Manager & Engineer (ASIC/SoC Place & Route)Responsibilities: *Perform the following: - Chip/Block level floorplan, - Clock tree synthesis, - Place & Route, - RC extraction, - STA, timing closure, - IR/EM analysis and fix, - DRC/LVS/ERC analysis and fix, - Tape-out sign off. - Customer on-site support.

求める学歴：大学卒以上 Requirements: *Education: - Bachelor/Master’s degree in Electrical Engineering or Computer Science. *5-15 years Netlist (or RTL)-GDS physical implementation experience. *Language: Proficiency in English is basic requirement. Proficiency in Chinese is a plus. *In depth knowledge of major EDA tools/design flows. *Experience with TSMC N16 or below technology. *Experience in block level implementation, chip integration and signoff. *Experience in Perl/TCL language programming. *Proven record in multi-million gate design production tapeouts. *Experience in any of the following is a plus: - FinFet Design - TSMC N7 and below technology. - Low-power implementation methodology. - Advanced timing signoff methodology. - Independently complete Netlist-GDS P&R, signoff task.

株式会社A・ヒューマン

神奈川県

最大手ファンダリーのPhysical Design Manager & Engineer (ASIC/SoC Place & Route)Responsibilities: *Perform the following: - Chip/Block level floorplan, - Clock tree synthesis, - Place & Route, - RC extraction, - STA, timing closure, - IR/EM analysis and fix, - DRC/LVS/ERC analysis and fix, - Tape-out sign off. - Customer on-site support.

求める学歴：大学卒以上 Requirements: *Education: - Bachelor/Master’s degree in Electrical Engineering or Computer Science. *5-15 years Netlist (or RTL)-GDS physical implementation experience. *Language: Proficiency in English is basic requirement. Proficiency in Chinese is a plus. *In depth knowledge of major EDA tools/design flows. *Experience with TSMC N16 or below technology. *Experience in block level implementation, chip integration and signoff. *Experience in Perl/TCL language programming. *Proven record in multi-million gate design production tapeouts. *Experience in any of the following is a plus: - FinFet Design - TSMC N7 and below technology. - Low-power implementation methodology. - Advanced timing signoff methodology. - Independently complete Netlist-GDS P&R, signoff task.

株式会社A・ヒューマン

神奈川県

最大手ファンダリーのPhysical Design Manager & Engineer (ASIC/SoC Place & Route)Responsibilities: *Perform the following: - Chip/Block level floorplan, - Clock tree synthesis, - Place & Route, - RC extraction, - STA, timing closure, - IR/EM analysis and fix, - DRC/LVS/ERC analysis and fix, - Tape-out sign off. - Customer on-site support.

求める学歴：大学卒以上 Requirements: *Education: - Bachelor/Master’s degree in Electrical Engineering or Computer Science. *5-15 years Netlist (or RTL)-GDS physical implementation experience. *Language: Proficiency in English is basic requirement. Proficiency in Chinese is a plus. *In depth knowledge of major EDA tools/design flows. *Experience with TSMC N16 or below technology. *Experience in block level implementation, chip integration and signoff. *Experience in Perl/TCL language programming. *Proven record in multi-million gate design production tapeouts. *Experience in any of the following is a plus: - FinFet Design - TSMC N7 and below technology. - Low-power implementation methodology. - Advanced timing signoff methodology. - Independently complete Netlist-GDS P&R, signoff task.

株式会社A・ヒューマン

東京都

アカウント・テクノロジー・マネジャー　PCB特徴ある設計フローをもったPCBソリューションの販売促進活動を通じて顧客とのビジネス関係を築いて発展させていただきます。 1.構想戦略の策定、競合分析、ローカルリソースの調整など、日本サイト特有の事情にフィットした取り組みを推進する。PCB製品の開発部門とのエンゲージメント、およびPCBサービスのエンゲージメントレターまたはSOWの作成。 2.既存の顧客内の新規ビジネスの機会を探索し、新規顧客を開拓する。顧客との関係構築や新規プロジェクトの機会を探るために顧客とのミーティングを調整する。進行中のプログラムの進捗をフォローし、サポートチームの支援を確保する。 3.顧客とのリレーションを構築し、発展させる。主担当の営業担当者と連携して活動する。 4.アカウントプラン全体の開発を支援するとともに、常に最新の詳細な製品ビジネスプランを構築しておく。製品の特長を分析し、契約更新の要件定義を実施する。 責任範囲： 幅広い専門知識または深い技術/製品知識を持ち、創造的かつ効果的な方法で企業目標の達成に貢献する。重要かつ独自の問題解決に取り組むには、状況やデータ分析において、実体のないもの、漠然としたものを評価することが求められます。 方法、技術、および結果を得るための条件設定をするにあたっては自分独自で判断します。関係先と連携する際には、重要な問題に関して、多くはグループ間の調整を伴います。新しいミッションにどのような方法でアプローチしていくかに関しては、自分の裁量で行動します。関連チームの誰かを指導する場合もあります。 報告先はPCB ATM managerです。部下はつきません。

*ソフトウェア開発に関する豊富な知識。 * EDM設計とライブラリ方法論、ツール、および設計フローの両方に関する豊富な知識。 *分析、問題解決、プログラミング、トラブルシューティングについての高いスキル * Mentor Graphics Xpeditionツールの使用経験。 * スクリプト言語の知識 *高い対人コミュニケーション能力（読み書き、口頭いずれにおいても） *モチベーションが高く、かつ効率的にタスクをこなすスキル。 *求める学歴 大卒以上

株式会社A・ヒューマン

東京都

ビジネスデベロプメント　ディレクター１．ターゲットマーケットの顧客開拓、リードの追及、ビジネス構築 ２．ターゲットマーケットの理解、インダストリ、企業、プロジェクト、企業のコンタクト先、クライアントにアタックする戦略　等 ３．顧客要求を満足する為の設計及びセールスチームとの協業 ４．既存クライアントとのリレーションの保持、アサインされた分野の新しい顧客開拓 ５．自社プロダクト、競合に関する強い理解・知識 ６．最新のインダストリ動向のフォロー、最新の競合情報の獲得

1．10年以上のASIC/ASSP　ビジネスの経験、実績 　　ディレクターレベルの幅広い知識・経験（ AI, IOT,5G　等） 2．優先順位、目標設定を的確に把握した構成力 3．日本語、及び英語（TOEIC　900点以上、もしくは同等レベル）による優れたプレゼンテーション、及びコミュニケーションスキ 4. 技術的、又は技術的でないかに関わらずスタッフメンバー及び顧客と明確に且つ簡潔に情報交換の出来る能力 5. ハイレベルのマネージメント経験 6. 修士、MBAもしくは同等レベルが望ましい

株式会社A・ヒューマン

東京都

DFTツール　シニアアプリケーション　エンジニア 【仕事内容】 ・ DFTツールの販売サポート及び技術サポート ・ 顧客に対するテストソリューション提案・実施 ・ 米国本社開発チームへの顧客ニーズのフィードバック等

・高専、大卒以上 ・ 英文の技術文書の読み書き、理解が可能 ・ 日常の基本的な英会話が可能 経験・スキル要件 ・ DFT(Design-For-Test) 基礎知識を有すること。特にMemoryBIST, LogicBIST, JTAG, SCAN, ATPGの経験があること ・ Analog/Mixed Signal の設計／検証の経験があること ・ SoC(Syestem-on-Chip)のテスト技術に関する知識があること ・ SPICE設計の経験があれば尚可 ・ CMOS 論理回路の全般（設計～DFT～レイアウト・タイミング検証）に関する幅広い知識・経験があれば尚可 ・ 英文の技術文書の読み書き、理解が可能 ・ ソフトウエアの知識、開発経験あれば尚可 ・ 日常の基本的な英会話が可能 ・ EDAベンダ、代理店等で技術セールス、サポートの経験があれば尚可

株式会社A・ヒューマン

東京都

DFTツール　シニアアプリケーション　エンジニア 【仕事内容】 ・ DFTツールの販売サポート及び技術サポート ・ 顧客に対するテストソリューション提案・実施 ・ 米国本社開発チームへの顧客ニーズのフィードバック等

・高専、大卒以上 ・ 英文の技術文書の読み書き、理解が可能 ・ 日常の基本的な英会話が可能 経験・スキル要件 ・ DFT(Design-For-Test) 基礎知識を有すること。特にMemoryBIST, LogicBIST, JTAG, SCAN, ATPGの経験があること ・ Analog/Mixed Signal の設計／検証の経験があること ・ SoC(Syestem-on-Chip)のテスト技術に関する知識があること ・ SPICE設計の経験があれば尚可 ・ CMOS 論理回路の全般（設計～DFT～レイアウト・タイミング検証）に関する幅広い知識・経験があれば尚可 ・ 英文の技術文書の読み書き、理解が可能 ・ ソフトウエアの知識、開発経験あれば尚可 ・ 日常の基本的な英会話が可能 ・ EDAベンダ、代理店等で技術セールス、サポートの経験があれば尚可

株式会社A・ヒューマン

東京都

ビジネスデベロプメント　ディレクター１．ターゲットマーケットの顧客開拓、リードの追及、ビジネス構築 ２．ターゲットマーケットの理解、インダストリ、企業、プロジェクト、企業のコンタクト先、クライアントにアタックする戦略　等 ３．顧客要求を満足する為の設計及びセールスチームとの協業 ４．既存クライアントとのリレーションの保持、アサインされた分野の新しい顧客開拓 ５．自社プロダクト、競合に関する強い理解・知識 ６．最新のインダストリ動向のフォロー、最新の競合情報の獲得

1．10年以上のASIC/ASSP　ビジネスの経験、実績 　　ディレクターレベルの幅広い知識・経験（ AI, IOT,5G　等） 2．優先順位、目標設定を的確に把握した構成力 3．日本語、及び英語（TOEIC　900点以上、もしくは同等レベル）による優れたプレゼンテーション、及びコミュニケーションスキ 4. 技術的、又は技術的でないかに関わらずスタッフメンバー及び顧客と明確に且つ簡潔に情報交換の出来る能力 5. ハイレベルのマネージメント経験 6. 修士、MBAもしくは同等レベルが望ましい

株式会社A・ヒューマン

長野県

・ファウンドリから提供される品質データの監視およびファウンドリへのフィードバック ・社内および顧客・市場でASIC起因の不良が発生した場合、ASICのデザインハウス（当社のグループ会社、海外）とファウンドリと協力して不良解析を主導する <募集背景> ASICのウェハをファウンドリから購入し、それと自社の磁気センサを組み合わせてパッケージにした製品を製造しています。ASICの品質管理・改善を遂行する人員を必要としています。

【必須条件】 ・半導体製造関連業務経験 ・英語力：中級以上

キャリア・ネットワーク株式会社

東京都

FPGAプロトタイピング・ソリューションを提供する世界有数の企業です。 SoCの設計期間を短縮するSoC/ASIC開発ソリューションのご提供に力を注いで います。 2003年にカリフォルニア州サンノゼに設立されたASICエミュレーション、FPGA プロトタイ ピング、SoC検証テクノロジに関する幅広い知識を持つシリコン バレーの開発部門で製品開発が行われています。 日本法人は、2014年にスタートしています。 提案している製品は下記になります。 ・FPGAベースのSoCプロトタイピングハードウエアと自動化ソフトウエア ・Prototype Ready IPプラットフォームとアクセサリー ・システム検証及び加速方案の設計 ・日本で開発された製品Proto Bridge ・FPGA受託設計開発（パートナーへのアウトソース含む） ・FPGAを用いたボード回路設計及び量産（パートナーへのアウトソース含む） 上記の製品を日本の顧客企業への提案を進める中で、顧客企業からの開発依頼に 基づき開発を担当していただきます。 ポジションは２ポジションになります １．FPGAの開発 ２．FPGAを用いたボードの回路設計

必要な経験 １．FPGA開発ポジション ・FPGAの開発経験 ・CPU、SoC、ASIC開発経験があり、FPGAの開発に意欲のある方 ・英語の読み書きが可能なレベル ・対人コミュニケーション能力 ２．回路設計 ・SoC、FPGA、ASIC、CPUを用いたボード回路設計経験 ・英語の読み書きレベル ・対人コミュニケーション能力

ブレイン・インターナショナル株式会社

東京都

FPGAプロトタイピング・ソリューションを提供する世界有数の企業です。 SoCの設計期間を短縮するSoC/ASIC開発ソリューションのご提供に力を注いで います。 2003年にカリフォルニア州サンノゼに設立されたASICエミュレーション、FPGA プロトタイ ピング、SoC検証テクノロジに関する幅広い知識を持つシリコン バレーの開発部門で製品開発が行われています。 日本法人は、2014年にスタートしています。 提案している製品は下記になります。 ・FPGAベースのSoCプロトタイピングハードウエアと自動化ソフトウエア ・Prototype Ready IPプラットフォームとアクセサリー ・システム検証及び加速方案の設計 ・日本で開発された製品Proto Bridge ・FPGA受託設計開発（パートナーへのアウトソース含む） ・FPGAを用いたボード回路設計及び量産（パートナーへのアウトソース含む） ・LINUX環境でのローエンドからの組込み開発 上記の製品を日本の顧客企業への提案を進める中で、顧客企業からの開発依頼に 基づき開発を担当していただきます。 ポジションは組込み開発になります 業務内容は下記のとおりです。 １．LINUX環境での開発 ２．ドライバーやUSBなどローエンドからの組込み開発 ３．仕様レベルからの開発

必要な経験 ・LINUX環境での開発経験 ・ドライバーなどカーネルレベルのローエンドからの開発経験 ・プロジェクトマネジメント経験 ・英語の読み書きレベル ・対人コミュニケーション能力

ブレイン・インターナショナル株式会社

東京都

＊SOC、ASIC、ASSP製品について、新しいマーケットを開拓すべく、顧客に対する啓もう活動、保持しているIPをベースにどんな製品（IC)を作っていけるか企画提案から、実際にモノに落とし込んでいくまでのプロジェクト管理を行っていただきます。 ＊詳しくは、コンフィデンシャルな情報もあるため、直接ご説明させていただきます。

＊ASIC、SOC、ASSP製品について、IPから製品へ落とし込むまでの提案営業経験のある方 ＊上記製品について、新規マーケット立ち上げ、開拓などの業務経験のある方 ＊英語でのコミュニケーションに支障のない方 ＊技術バックグランドがあれば尚可 ＊プロジェクトリーダーとしての経験があれば歓迎

Place And Route Consulting　株式会社

東京都

＊SOC、ASIC、ASSP製品について、新しいマーケットを開拓すべく、顧客に対する啓もう活動、保持しているIPをベースにどんな製品（IC)を作っていけるか企画提案から、実際にモノに落とし込んでいくまでのプロジェクト管理を行っていただきます。 ＊詳しくは、コンフィデンシャルな情報もあるため、直接ご説明させていただきます。

＊ASIC、SOC、ASSP製品について、IPから製品へ落とし込むまでの提案営業経験のある方 ＊上記製品について、新規マーケット立ち上げ、開拓などの業務経験のある方 ＊英語でのコミュニケーションに支障のない方 ＊技術バックグランドがあれば尚可 ＊プロジェクトリーダーとしての経験があれば歓迎

Place And Route Consulting　株式会社

東京都

・画像処理アルゴリズムの開発から商品化のためのハードウェア仕様化、LSI開発設計 ・中長期を見据えた新しい信号処理の開発 ※開発ブロックのリーダーもしくは開発主担当としての業務アサインを想定しています。

【必須】 ・ハードウェア化を見据えた画像処理アルゴリズム開発経験 ・画像処理開発のためのソフトウェア実装スキル 【尚可】 ・ハードウェア（ASIC）化の実務担当経験（Verilog設計・検証）

キャリア・デベロプメント・アソシエイツ株式会社