Tcl/Tk(スキル)の転職・求人検索結果

該当求人件数: 14件

キーワード

職種

選択する

スキル

スキルを探す

勤務地

選択する

市区町村

勤務地(都道府県)を選択してください。

選択する

年収

以上
もっと詳しい条件
検索条件を保存して条件に合った新着求人メールを受信!
1~14 件目を表示(全14件)
  • 1
NEW

最大手ファンダリーのAPR Manager/Engineer

非公開
900万円~1099万円 / メンバー

取り扱い転職エージェント

圓山孝一
  • 勤務地

    神奈川県

  • 仕事内容

    最大手ファンダリーのAPR (Automatic Place& Route) Manager/EngineerResponsibilities: *Physical design implementation *APR flow development *Advanced APR solution path finding

  • 応募資格

    ◆学歴 ・大学卒以上 ◆経験・スキル Requirements: *Education: - Master or PhD Computer engineering or EE * APR chip implementation experience with advanced process nodes (28nm and below) *Familiar with P&R and timing signoff * Familiar with Script languages (shell, python, TCL) or C/C++ * Fluent in English speaking *Mathematical is also okay and willing to learn APR and research for new APR flow (Optional) * Language: - Proficiency in English is basic requirement. Proficiency in Chinese is a plus. * Specific Requirement: - APR Engineer: Seniority > 5 years. Full chip integration experience is a plus. - APR Lead Manager: Seniority> 15 years. Experienced with full chip integration/signoff and tape-out management is needed. ◆英語スキル ・ビジネスレベル

  • 転職エージェント

    株式会社A・ヒューマン

気になる 詳細を見る
NEW

Custom Design Flow Methodology Development Engi…

非公開
Responsibilities: ・Lead innovation and enablement of custom design methodology and solutions to add…
800万円~1500万円 / リーダー

取り扱い転職エージェント

  • 勤務地

    大阪府 / 神奈川県

  • 仕事内容

    Responsibilities: ・Lead innovation and enablement of custom design methodology and solutions to address critical design challenges in leading edge technologies. ・Collaborate with EDA partners to deliver innovative and comprehensive design solutions and PDK’s for analog/mixed signal/RF designers. ・Lead and conduct custom design tool and flow certification.

  • 応募資格

    Requirements: ・Education:  BCH degree and above in Electrical/Computer Engineering or Computer Science with minimum 3 years of industry experience. ・Must have industry experience in custom design flow custom circuit design and/or Process Design Kit (PDK) development. ・Familiar with custom design flow and related EDA tools including physical verification RC extraction Custom place N route reliability analysis and SPICE simulation. the following experience is plus ・Experience in design methodologies for custom digital analog and RF circuits and layout designs ・Experience in custom layout tools (Virtuoso Custom Compiler) ・Experience in circuit simulation tools for analog and RF circuits (Spectre HSPICE PrimeSim …) ・Experience in node to node migration flow ・In depth understanding and usage of Foundry PDK’s. ・Strong scripting skills in C SHELL Python TCL and Cadence SKILL programming. ・Strong customer orientation and good communication skills are highly desirable. ・Good working knowledge of Analog /RF circuits.

  • 転職エージェント

    株式会社 ジェイエイシーリクルートメント

気になる 詳細を見る
NEW

システム・エンジニア

非公開
1000万円~1549万円 / メンバー

取り扱い転職エージェント

佐藤徹次
  • 勤務地

    東京都

  • 仕事内容

    外資系ネットワークベンダーのシステム・エンジニア当社のネットワーク製品、特に、Application Firewall、WAF、DDoS対策等のセキュリティソリューションに関するプリセールスを担っていただきます。  ・製品やソリューションのプレゼンテーション  ・デモンストレーション  ・導入に関する技術的サポート  ・トラブルシューティングの支援 等

  • 応募資格

    【求める学歴】 大卒以上 【求める経験・スキル(全てでなくても可)】 ・Network Layer-4-7の知識(HTTP, DNS, SSL, and Caching、パケット分析等) ・Web侵入テストツールなどの知見(burp suite, zed attack proxy等) ・WAF/IDS/IPS 等の取り扱い経験 ・UNIX/LINUX サーバー環境の構築スキル ・スクリプト言語の知見(Python 、Tcl等) 【英語スキル】 ・ビジネスレベルが望ましい

  • 転職エージェント

    株式会社A・ヒューマン

気になる 詳細を見る
NEW

最大手ファンダリーのPhysical Design Manager & Engineer

非公開
700万円~899万円 / メンバー

取り扱い転職エージェント

圓山孝一
  • 勤務地

    神奈川県

  • 仕事内容

    最大手ファンダリーのPhysical Design Manager & Engineer (ASIC/SoC Place & Route)Responsibilities: *Perform the following: Chip/Block level floorplan, Clock tree synthesis, Place & Route, RC extraction, STA, timing closure, IR/EM analysis and fix, DRC/LVS/ERC analysis and fix, Tapeout sign off. Customer onsite support.

  • 応募資格

    求める学歴:大学卒以上 Requirements: *Education: Bachelor/Master’s degree in Electrical Engineering or Computer Science. *515 years Netlist (or RTL)GDS physical implementation experience. *Language: Proficiency in English is basic requirement. Proficiency in Chinese is a plus. *In depth knowledge of major EDA tools/design flows. *Experience with TSMC N16 or below technology. *Experience in block level implementation, chip integration and signoff. *Experience in Perl/TCL language programming. *Proven record in multimillion gate design production tapeouts. *Experience in any of the following is a plus: FinFet Design TSMC N7 and below technology. Lowpower implementation methodology. Advanced timing signoff methodology. Independently complete NetlistGDS P&R, signoff task.・中国語が話せれば尚可

  • 転職エージェント

    株式会社A・ヒューマン

気になる 詳細を見る
NEW

最大手ファンダリーのAPR Manager/Engineer

非公開
700万円~899万円 / メンバー

取り扱い転職エージェント

圓山孝一
  • 勤務地

    神奈川県

  • 仕事内容

    最大手ファンダリーのAPR (Automatic Place& Route) Manager/EngineerResponsibilities: *Physical design implementation *APR flow development *Advanced APR solution path finding

  • 応募資格

    ◆学歴 ・大学卒以上 ◆経験・スキル Requirements: *Education: - Master or PhD Computer engineering or EE * APR chip implementation experience with advanced process nodes (28nm and below) *Familiar with P&R and timing signoff * Familiar with Script languages (shell, python, TCL) or C/C++ * Fluent in English speaking *Mathematical is also okay and willing to learn APR and research for new APR flow (Optional) * Language: - Proficiency in English is basic requirement. Proficiency in Chinese is a plus. * Specific Requirement: - APR Engineer: Seniority > 5 years. Full chip integration experience is a plus. - APR Lead Manager: Seniority> 15 years. Experienced with full chip integration/signoff and tape-out management is needed. ◆英語スキル ・ビジネスレベル

  • 転職エージェント

    株式会社A・ヒューマン

気になる 詳細を見る

高給与・好条件の多くは未公開求人です

会員登録
NEW

【東京/羽田】半導体設計エンジニア(PL・PM候補)★新オフィスチーム立ち上げ

(株)シーディア
800万円~1200万円 / その他

取り扱い転職エージェント

  • 勤務地

    東京都

  • 仕事内容

    【プレイヤー業務例】 ・デジタル設計:RTL設計(論理設計)/検証/DFT/インプリ/P&R/STA/タイミング検証/FPGA 等 ・アナログ設計:各種アナログIP設計/回路/レイアウト/実機評価/テスタ評価 等 ※ご経験や適性に応じて担当してお任せします プロジェクト例:次世代車載プラットフォーム開発/IoT環境にむけた高速処理IP開発/先進のNAND型フラッシュメモリ開発/先端イメージセンサ開発/次世代新規格メモリ開発

  • 応募資格

    【■いずれも必須】■デジタルまたはアナログの設計経験 ■いずれかの言語使用経験(VerilogHDL,SystemVerilog,NC-Verilog,VCS,Design Compiler,DFT,Prime Time,Quatus,Vivado,Virtuoso,Calibre,Spice,Perl,Tcl) ※プレイヤーの採用枠もあります。ご興味がある方はぜひご応募下さい。 【入社者の声】■希望するプロジェクトにアサインしてもらえる点が一番 の入社理由です。希望と適性、知識、技術を把握した上で、マッチング精度が高いプロジェクトにアサインしてもらえます。■先端技術の開発に関われる事に魅力を感じました。最先端のモノづくりの中にこそ学びたい事があり、専門性を磨き、技術を高めていける環境があります。

  • 転職エージェント

    リクルートエージェント(株式会社リクルート)

気になる 詳細を見る
NEW

最大手ファンダリーのPhysical Design Manager & Engineer

非公開
900万円~1099万円 / メンバー

取り扱い転職エージェント

圓山孝一
  • 勤務地

    神奈川県

  • 仕事内容

    最大手ファンダリーのPhysical Design Manager & Engineer (ASIC/SoC Place & Route)Responsibilities: *Perform the following: - Chip/Block level floorplan, - Clock tree synthesis, - Place & Route, - RC extraction, - STA, timing closure, - IR/EM analysis and fix, - DRC/LVS/ERC analysis and fix, - Tape-out sign off. - Customer on-site support.

  • 応募資格

    求める学歴:大学卒以上 Requirements: *Education: - Bachelor/Master’s degree in Electrical Engineering or Computer Science. *5-15 years Netlist (or RTL)-GDS physical implementation experience. *Language: Proficiency in English is basic requirement. Proficiency in Chinese is a plus. *In depth knowledge of major EDA tools/design flows. *Experience with TSMC N16 or below technology. *Experience in block level implementation, chip integration and signoff. *Experience in Perl/TCL language programming. *Proven record in multi-million gate design production tapeouts. *Experience in any of the following is a plus: - FinFet Design - TSMC N7 and below technology. - Low-power implementation methodology. - Advanced timing signoff methodology. - Independently complete Netlist-GDS P&R, signoff task.

  • 転職エージェント

    株式会社A・ヒューマン

気になる 詳細を見る
NEW

最大手ファンダリーのAPR Manager/Engineer

非公開
1000万円~1199万円 / メンバー

取り扱い転職エージェント

圓山孝一
  • 勤務地

    神奈川県

  • 仕事内容

    最大手ファンダリーのAPR (Automatic Place& Route) Manager/EngineerResponsibilities: *Physical design implementation *APR flow development *Advanced APR solution path finding

  • 応募資格

    ◆学歴 ・大学卒以上 ◆経験・スキル Requirements: *Education: - Master or PhD Computer engineering or EE * APR chip implementation experience with advanced process nodes (28nm and below) *Familiar with P&R and timing signoff * Familiar with Script languages (shell, python, TCL) or C/C++ * Fluent in English speaking *Mathematical is also okay and willing to learn APR and research for new APR flow (Optional) * Language: - Proficiency in English is basic requirement. Proficiency in Chinese is a plus. * Specific Requirement: - APR Engineer: Seniority > 5 years. Full chip integration experience is a plus. - APR Lead Manager: Seniority> 15 years. Experienced with full chip integration/signoff and tape-out management is needed. ◆英語スキル ・ビジネスレベル

  • 転職エージェント

    株式会社A・ヒューマン

気になる 詳細を見る
NEW

LSI設計エンジニア/先端技術の環境で製品に左右されないスキルを/リモート

グラビティ(株)
450万円~660万円 / その他

取り扱い転職エージェント

  • 勤務地

    神奈川県

  • 仕事内容

    2,ロジック設計・ロジック回路設計・論理検証・バックエンド設計 <担当製品>車載用CMOSイメージセンサー  ●EDAツール・Mentor社 Tessent (TestKompress, BoundaryScan, MemoryBIST, LogicBIST, IJTAGなど) ・Synopsys社 DFT-Compiler, TetraMAX, VCS, Formality, DesignCompiler, Verdiなど)利用言語: Verilog/VHDL, Tcl, B/C-shell  【リモートワーク対応中】

  • 応募資格

    【必須】※以下いずれかに該当する方  ・LSI設計・LSI検証もしくは評価実務経験 ●この仕事でのやりがい・あらゆるものに使用されている世界シェア高い 半導体の先端技術に携わっているという大きな手応えと自分のやっている価値を感じ取ることができます・これまで経験した製品が異なっていてもこれまでのスキルを応用していくことができます。・自分のアイデアや提案を積極的に発信できます。

  • 転職エージェント

    リクルートエージェント(株式会社リクルート)

気になる 詳細を見る
NEW

最大手ファンダリーのPhysical Design Manager & Enginee

非公開
1000万円~1199万円 / メンバー

取り扱い転職エージェント

圓山孝一
  • 勤務地

    神奈川県

  • 仕事内容

    最大手ファンダリーのPhysical Design Manager & Engineer (ASIC/SoC Place & Route)Responsibilities: *Perform the following: - Chip/Block level floorplan, - Clock tree synthesis, - Place & Route, - RC extraction, - STA, timing closure, - IR/EM analysis and fix, - DRC/LVS/ERC analysis and fix, - Tape-out sign off. - Customer on-site support.

  • 応募資格

    求める学歴:大学卒以上 Requirements: *Education: - Bachelor/Master’s degree in Electrical Engineering or Computer Science. *5-15 years Netlist (or RTL)-GDS physical implementation experience. *Language: Proficiency in English is basic requirement. Proficiency in Chinese is a plus. *In depth knowledge of major EDA tools/design flows. *Experience with TSMC N16 or below technology. *Experience in block level implementation, chip integration and signoff. *Experience in Perl/TCL language programming. *Proven record in multi-million gate design production tapeouts. *Experience in any of the following is a plus: - FinFet Design - TSMC N7 and below technology. - Low-power implementation methodology. - Advanced timing signoff methodology. - Independently complete Netlist-GDS P&R, signoff task.

  • 転職エージェント

    株式会社A・ヒューマン

気になる 詳細を見る
NEW

【東京・羽田】半導体設計エンジニア(PL・PM候補)★新オフィスチーム立ち上げ

(株)シーディア
800万円~1200万円 / その他

取り扱い転職エージェント

  • 勤務地

    東京都

  • 仕事内容

    【プレイヤー業務例】 ・デジタル設計:RTL設計(論理設計)/検証/DFT/インプリ/P&R/STA/タイミング検証/FPGA 等 ・アナログ設計:各種アナログIP設計/回路/レイアウト/実機評価/テスタ評価 等 ※ご経験や適性に応じて担当してお任せします プロジェクト例:次世代車載プラットフォーム開発/IoT環境にむけた高速処理IP開発/先進のNAND型フラッシュメモリ開発/先端イメージセンサ開発/次世代新規格メモリ開発

  • 応募資格

    【■いずれも必須】■デジタルまたはアナログの設計経験 ■いずれかの言語使用経験(VerilogHDL,SystemVerilog,NC-Verilog,VCS,Design Compiler,DFT,Prime Time,Quatus,Vivado,Virtuoso,Calibre,Spice,Perl,Tcl) ※プレイヤーの採用枠もあります。ご興味がある方はぜひご応募下さい。 【入社者の声】■希望するプロジェクトにアサインしてもらえる点が一番 の入社理由です。希望と適性、知識、技術を把握した上で、マッチング精度が高いプロジェクトにアサインしてもらえます。■先端技術の開発に関われる事に魅力を感じました。最先端のモノづくりの中にこそ学びたい事があり、専門性を磨き、技術を高めていける環境があります。

  • 転職エージェント

    リクルートエージェント(株式会社リクルート)

気になる 詳細を見る

半導体設計エンジニア(マネージャー候補)

株式会社シーディア
福利厚生充実/大手取引先多数/自社開発50%以上/エンジニアファーストの社風
800万円~1050万円 / 管理職 | メンバー

取り扱い転職エージェント

森井 駿
  • 勤務地

    東京都

  • 仕事内容

    【職務概要】 半導体製品(デジタル/アナログ)の開発におけるフロントエンド、ミドルエンド、バックエンドの設計に及ぶテスト/法科業務等、ご経験や適性に応じていずれかお任せいたします。 【職務詳細】 ■プレイヤー業務 デジタル:RTL設計/検証/タイミング検証/STA/DFT/P&R/インプリ/FPGA アナログ:各種アナログIP設計/レイアウト/実験評価 等 ■マネジメント業務 メンバー育成:モチベーション管理及び、技術向上に向けて、オンラインや対面でコミュニケーションを取っていただきます ★備考-------------------------------- プロジェクト先に常駐して就業して頂きます。 主な常駐先は、ルネサスエレクトロニクス、ソニー、日立、東芝、キヤノン等大手半導体メーカーが中心です。 大手メーカー出身のベテランエンジニアからOJTを受けることができます。

  • 応募資格

    【必須】 ・デジタルまたはアナログの設計経験 ・下記いずれかの使用経験 VerilogHDL、SystemVerilog、NC-Verilog、VCS、Design Compiler、DFT、Prime time、Quatus、Vivado、Virtuoso、Calibre、Spice、Perl、Tcl

  • 転職エージェント

    株式会社ワークポート

気になる 詳細を見る

メモリ自動配線/レイアウト設計 エンジニアorマネージャー

非公開
500万円~800万円 / メンバー

取り扱い転職エージェント

田島 康博
  • 勤務地

    神奈川県

  • 仕事内容

    ・チップもしくはブロックレベルの配置設計、配線配置 ・クロックツリー合成 ・RC抽出 ・STA、タイミング収束 ・電圧降下(IR Drop)、電流密度(EM)の分析及び修正 ・デザインルールチェック(DRC)、レイアウト検証 (LVS)、ERC(electrical rule checking)の分析及び修正 ・テープアウトのサインオフ ・APR(Automatic Place& Route)フロー開発

  • 応募資格

    ・電気電子、化学系 出身 ・デジタル設計、設計フロー、APRチップ実装関連分野で3年以上の実務経験。 ・28nm以下のプロセス経験 ・スクリプト言語(Shell、Python、TCL)またはC/ C++の知識 ・APRツール(Cadence InnovusやSynopsys IC Compilerなど)の知識

  • 転職エージェント

    キャリア・デベロプメント・アソシエイツ株式会社

気になる 詳細を見る

Functional Verification Platform Development and S

グローバル電子部品メーカー
700万円~1000万円 / その他

取り扱い転職エージェント

  • 勤務地

    東京都

  • 仕事内容

    Responsibilities: Develop and support functional verification platform for multiple MCU (Micro Control Unit) and SoC (System on a Chip) projects. - Developing functional verification platform and verification technologies - Supporting MCU/SoC design engineers with the verification platform and the verification technologies - Leading members of the verification platform team

  • 応募資格

    Background of Recruitment: The efficiency of functional verification is a key factor which greatly determines MCU/SoC time-to-market. We develop and provide our own functional verification platform and the related verification technologies for improving the efficiency and the quality of functional verification to contribute to Renesas MCU/SoC product value. Responsibilities: Develop and support functional verification platform for multiple MCU (Micro Control Unit) and SoC (System on a Chip) projects. - Developing functional verification platform and verification technologies - Supporting MCU/SoC design engineers with the verification platform and the verification technologies - Leading members of the verification platform team Required Skills and Work Experience: MUST - Basic Knowledge about RTL design&verification process and Verilog-HDL - Basic programming abilities (ex. Linux, shell script, Perl, Tcl, C/C++ etc) - Work experience about a development team leading - Negoti

  • 転職エージェント

    株式会社コトラ

気になる 詳細を見る
1~14 件目を表示(全14件)
  • 1

似ている求人を探す

Tcl/Tkの求人を職種で絞り込む

Tcl/Tkの求人を勤務地で絞り込む

Tcl/Tkの求人を業種で絞り込む

Tcl/Tkの求人をこだわり条件で絞り込む

送信に失敗しました。