-
仕事内容
・LSI設計の中で通信アルゴリズム設計からRTL設計，論理合成までを担当します。
・アナログ部は事業部内別チーム，レイアウト設計，LSIテスト設計はソニーグループ内別チームと協業して開発します。
・アルゴリズム設計にはC/C++/Matlabなどを使用します．RTL設計にはVerilog-HDL，vcs，DesignCompilerなどを使用します。
-
職種分類
電気・電子・機械系エンジニア ＞ 電気・電子・半導体系 ＞ 研究・開発・設計（電気・電子・半導体）
-
業種分類
家電・AV機器
-
年齢
～35歳まで
【年齢制限理由】
例外事由 3号 ロ
技能・ノウハウの継承の観点から、特定の職種において労働者数が相当程度少ない特定の年齢層に限定し、かつ、 期間の定めのない労働契約の対象として募集・採用する場合
-
応募条件
■必須：
・信号処理分野での開発経験
・通信分野での開発経験
■尚可
・通信・放送分野でのアルゴリズム開発
・C/C++/Matlabなどを用いての原理シミュレータ開発
・Verilog-HDLを用いたデジタル回路設計
・FPGA基板を用いたプロトタイプ評価
・組込みCPU,DSPのFW開発
■必須
英文の規格書・論文・仕様書を理解するのに支障がないこと。
■尚可
海外のエンジニアとの共同開発もあるので、技術ミーティングで意思疎通できるレベルの英会話力があることが望ましい。
-
年収
600万円～800万円
年収：600万円～800万円
-
ポジション
メンバー
-
雇用形態
正社員
-
勤務地
神奈川県
神奈川県
-
勤務時間
勤務時間は7時間45分 (標準労働時間帯 9:00～17:30)
コアタイム 9:30～15:30として出勤退勤時間を選択できる月間フレックスタイム制あり
-
休日・休暇
勤務時間は7時間45分 (標準労働時間帯 9:00～17:30)
コアタイム 9:30～15:30として出勤退勤時間を選択できる月間フレックスタイム制あり
