パワーエレクトロニクス向けCMOSアナログ回路設計エンジニア

募集要項

• こだわり条件

  従業員1000名以上 語学（英語）を生かす 年間休日120日以上 土日祝日休み

• 仕事内容

  【業務内容】
  （１）パワエレ向けを中心としたアナログまたはアナデジ混載のCMOS集積回路（CMOS IC）設計およびその実測評価。
  （２）これらICとパワーデバイスを組み合わせたパワエレモジュールの検討、および、それを通じたIC仕様検討。
  
  業務内容は（１）もしくは（１）（２）の両方。役割はこれらの設計、検討チームの一員としての実務担当。
  
  【魅力】
  ・先端技術のアイデア出しからその製品化に至るまで、また様々な種類のアナログまたはアナデジ混載CMOS回路を開発しており、これらに関する高度で且つ広範なスキルを身につけることができます
  
  ・デバイス＆ストレージ研究開発センターは、東芝デバイス＆ストレージ傘下の研究開発組織で、半導体とHDDの事業部の先行・共通基盤技術の研究開発を担っています。研究開発領域は、セキュリティー基盤技術、先端回路技術、TCAD技術（Technology Computer Aided Design）、先端パッケージ技術、認識・AI、ソフトウェア基盤技術など、多岐に渡ります。
  この最先端の研究部門にて、世界トップレベルの先端技術に携わることができます。

• 職種分類

  企画・マーケティング ＞ 企画・マーケティング ＞ 商品企画・開発

• 業種分類

  電気・電子・半導体

• 応募条件

  【必須】
  ・アナログCMOS回路設計経験者
  
  【尚可】
  ・パワエレ回路開発（シミュレーション、実装、評価）経験者
  ・英語語学力（TOEIC500点レベル）、学会（口頭発表、論文発表）経験

• 年収

  600万円～750万円
  600万円 - 750万円

• ポジション

  メンバー

• 雇用形態

  正社員

• 勤務地

  神奈川県

• 勤務時間

  08:30 ～ 17:15

• 休日・休暇

  【有給休暇】18
  【休日】完全週休二日制
  土
  日
  祝日
  夏季休暇
  年末年始
  慶弔休暇、災害休暇など
  ※有給休暇：初年度は入社月によって変動。半日取得可、最大24日付与、繰越制度あり。

• 福利厚生

  【通勤手当】全額支給 会社規定に基づき支給
  【社会保険】健康保険
  厚生年金
  雇用保険
  労災保険
  【その他手当】住宅手当
  

求人会社情報